
Bild 1: MOSFET-Ansteuerung des Gate-Treibers für den Ein-/Ausschaltbetrieb und den Strompfad. Das MOSFET-Modell enthält parasitäre Kapazitäten wie CGD und CGS, die geladen und entladen werden müssen. (Bild: Onsemi)
Wie bei Si-MOSFETs hängen die Betriebseigenschaften und die Leistungsfähigkeit von SiC-MOSFETs vom Gate-Treiberschaltkreis ab, der für das Ein- und Ausschalten des Bauteils verantwortlich ist. Die besonderen Eigenschaften von SiC erfordern jedoch eine sorgfältige Auswahl des MOSFETs und der Gate-Treiberschaltung, um die Anforderungen der Anwendung zu erfüllen und die Effizienz zu maximieren. In diesem Beitrag werden die Kriterien erörtert, die bei der Auswahl eines Gate-Treibers für einen SiC-MOSFET zu berücksichtigen sind.
Effiziente Leistungselektronik
Leistungselektroniksysteme können große Mengen an elektrischer Energie verarbeiten, die bis zu mehreren zehn MW reicht. Ihr Design wird heute zunehmend von Effizienz- und Regulierungsanforderungen bestimmt. Stromdichte und Effizienz sind die wichtigsten Voraussetzungen für die geforderten kleineren Formfaktoren, da höhere Wirkungsgrade zu geringeren Leistungsverlusten führen. Dies reduziert wiederum den Bedarf an Kühlleistung auf Leiterplatten und in Gehäusen.
Die Effizienz spielt eine immer größere Rolle, da die Emissionsvorschriften verschärft werden. MOSFETs sind wichtige Komponenten der Antriebssysteme (PDS; Power Drive Systems), die Elektromotoren ansteuern. Allein in Europa schätzt die Europäische Kommission, dass etwa 8 Milliarden Elektromotoren im Einsatz sind, die fast die Hälfte der in der Region erzeugten elektrischen Energie verbrauchen. Es überrascht daher nicht, dass die elektrische Effizienz dieser Bauteile/Systeme immer strengeren regulatorischen Anforderungen unterliegt.
SiC-MOSFETs bieten beim korrekten Einsatz viele Vorteile in Bezug auf Leistungsdichte und Effizienz. Die kompakteren SiC-Bauteile mit ihren höheren Schaltfrequenzen ermöglichen kleinere Systeme, was bei platz- und gewichtssparenden Anwendungen wie EVs von Vorteil ist. Um die Vorteile von SiC zu nutzen, muss der MOSFET jedoch durch die sorgfältige Auswahl eines geeigneten Gate-Treibers an die spezifischen Anforderungen der Anwendung angepasst werden.
Eigenschaften von SiC-MOSFETs
Systemgröße und elektrische Effizienz sind wichtige Anforderungen vieler moderner Leistungselektroniksysteme, und SiC hat sich als beliebte Halbleitertechnologie etabliert. Als Material mit großem Bandabstand (WBG; Wide-Bandgap) hat SiC zahlreiche Vorteile gegenüber Silizium: hohe Wärmeleitfähigkeit, niedriger Wärmeausdehnungskoeffizient, hohe maximale Stromdichte und hervorragende elektrische Leitfähigkeit. Zudem verbessern die geringen Schaltverluste und die hohen Betriebsfrequenzen von SiC die Effizienz – gerade in Anwendungen, die hohe Ströme, hohe Temperaturen und eine hohe Wärmeleitfähigkeit erfordern.
Mit Spannungsschwellenwerten im Bereich von 10 kV, im Vergleich zu 900 V bei Si,und die höheren kritischen Durchbruchfelder unterstützen bei geringerer Dicke von SiC für höhere Spannungswerte. Bei korrekter Implementierung bietet SiC zahlreiche Vorteile in Bezug auf Effizienz, Schaltfrequenzen und durch ihre kompaktere Bauweise kleinere Systeme. Diese Vorteile helfen in Anwendungen, bei denen es auf Platz und Gewicht ankommt, z. B. EVs, Schienenverkehr oder Energieinfrastruktur. Da SiC entwickelt wird, um höheren Spannungen standzuhalten, und Bauelemente mit einer Nennspannung von 1700 V und mehr möglich sind, wird die Überlegenheit gegenüber herkömmlichen Si-Bauteilen noch deutlicher.
Designüberlegungen für SiC-MOSFET-Gate-Treiber
Das Design des Gate-Treibers gewährleistet den sicheren Betrieb der in der Leistungsanwendung verwendeten MOSFETs. Bei der Auswahl eines Gate-Treibers sind folgende Faktoren zu berücksichtigen:
● Miller-Kapazität (CDG) und parasitäres Einschalten (PTO)
SiC-MOSFETs sind anfällig für parasitäres Einschalten (PTO; Parasitic Turn On), was auf die Miller-Kapazität (CDG) zurückzuführen ist, die die Drain-Spannung bei Schaltvorgängen mit dem Gate koppelt. Steigt die Drain-Spannung, kann diese gekoppelte Spannung kurzzeitig den Gate-Schwellenwert überschreiten und den MOSFET einschalten. MOSFETs werden häufig in Schaltkreisen wie synchronen Buck-/Abwärtswandlern eingesetzt, die einen High-Side- und einen Low-Side-MOSFET aufweisen. PTO kann in diesen Schaltkreisen zu einem Shoot-Through führen, wenn der High-Side- und der Low-Side-MOSFET gleichzeitig eingeschaltet werden. Dabei wird die hohe Spannung über beide MOSFETs gegen Masse/GND kurzgeschlossen. Die Schwere dieses Shoot-Through hängt von den Betriebsbedingungen des MOSFET und dem Aufbau des Gate-Schaltkreises ab. Kritische Faktoren sind die Busspannung, die Schaltgeschwindigkeit (dv/dt) und der Drain-Source-Widerstand (RDS(ON)). Im schlimmsten Fall kann PTO verheerende Folgen wie Kurzschlüsse und Schäden am MOSFET haben. PTO kann auch durch parasitäre Kapazitäten und Induktivitäten verstärkt werden, die mit dem PCB-Layout und dem Gehäuse zusammenhängen. Dies lässt sich durch eine negative Vorspannung der Abschaltspannung des Bausteins vermeiden.
● Gate-Treiber-Spannungsbereich
Ein MOSFET wird durch Anlegen einer Spannung an seinen Gate-Anschluss ein- und ausgeschaltet, die von einem dedizierten Gate-Treiber bereitgestellt wird (Bild 1). Der Gate-Treiber ist für die Stromversorgung verantwortlich, die das Gate des MOSFET auf seine endgültige Einschaltspannung UGS(ON) lädt, und auch für die Stromableitung, wenn der Baustein auf seine endgültige Ausschaltspannung UGS(OFF) entladen wird.
Die positive Spannung der Gate-Ansteuerung sollte hoch genug sein, um den MOSFET vollständig einzuschalten, ohne dabei die maximale Gate-Spannung zu überschreiten. SiC-MOSFETs benötigen höhere Gate-Spannungen als Si-MOSFETs. Zwar reichen 0 V aus um Si-MOSFETs auszuschalten, es wird für SiC-Bauelemente jedoch eine negative Vorspannung empfohlen, um das Risiko eines parasitären Einschaltens zu vermeiden und die Schaltverluste zu minimieren. Sinkt die Spannung beim Ausschalten auf -3 oder sogar -5 V ab, entsteht darüber hinaus ein Spielraum gegenüber den Bedingungen, die UGS(TH) auslösen und das Bauteil versehentlich einschalten können.
Die negative Vorspannung der Gate-Spannung hat den zusätzlichen Vorteil, dass sie die EOFF-Verluste im MOSFET reduziert. Durch das Absenken der Abschaltspannung von 0 auf -3 V bei der Ansteuerung von Onsemis SiC-MOSFETs der zweiten Generation, EliteSiC M3S, wurden die EOFF-Verluste um 25 Prozent reduziert (Bild 2).
● RDS(ON) und QG(TOT), Gesamt-Gate-Ladung
RDS(ON) ist der Widerstand zwischen Drain und Source des MOSFET, wenn der Baustein durch eine bestimmte Gate-Source-Spannung (UGS) am Gate eingeschaltet wird. Steigt UGS an, nimmt RDS(ON) ab, und allgemein gilt: Je niedriger der RDS(ON), desto besser, da MOSFET als Schalter verwendet werden. Die Gesamt-Gate-Ladung QG(TOT) ist die elektrische Ladung in Coulomb, die erforderlich ist, um den MOSFET vollständig einzuschalten. Sie ist umgekehrt proportional zu RDS(ON). QG(TOT) wird vom Gate-Treiber bereitgestellt, sodass der Treiber in der Lage sein muss, den erforderlichen Strom zu liefern (Quelle/Source) und aufzunehmen (Senke/Sink).

Leistungsverluste verringern
Um mit SiC-MOSFETs Schaltverluste zu reduzieren, müssen Entwickler einige Kompromisse eingehen. Die Gesamtverlustleistung eines SiC-MOSFETs setzt sich aus den Leitungs- und Schaltverlusten zusammen. Die Leitungsverluste, die als ID2 × RDS(ON) berechnet werden, wobei ID der Drain-Strom ist, minimieren sich durch die Auswahl von Bauelementen mit niedrigem RDS(ON). Allerdings erfordern niedrigere Widerstandswerte, dass der Gate-Treiber höhere Stromstärken liefert und aufnimmt, da zwischen QG(TOT) und RDS(ON) ein umgekehrtes Verhältnis besteht. Mit anderen Worten: Werden SiC-MOSFETs mit niedrigerem RDS(ON) gewählt, um die Leitungsverluste in Hochleistungsanwendungen zu reduzieren, steigen die Anforderungen an die Stromstärke der Gate-Treiberquelle (Einschalten) und -senke (Ausschalten) proportional an.
Die Schaltverluste eines SiC-MOSFET sind komplizierter, da sie von Bauelementparametern wie QG(TOT), Sperrverzögerungsladung (QRR), Eingangskapazität (CISS), Gate-Widerstand (RG), EON- und EOFF-Verlusten beeinflusst werden. Schaltverluste können durch eine höhere Schaltgeschwindigkeit des Gate-Stroms reduziert werden, was aber während des beabsichtigten Ausschaltvorgangs unerwünschte elektromagnetische Störungen (EMI) verursachen und auch PTO auslösen kann, insbesondere in Halbbrückentopologien. Schaltverluste lassen sich auch durch eine negative Vorspannung der Gate-Spannung reduzieren, wie oben erläutert.
Der Gate-Treiber NCP(V)51752
Das Gate-Treiber-Design stellt daher sicher, dass SiC-MOSFETs in einer Leistungselektronik-Anwendung wie vorgesehen funktionieren. Spezielle Gate-Treiber-ICs entlasten Entwickler von den Details des Treiber-Schaltungsdesigns und sparen so Platz und Kosten für die Stückliste.
Die Serie NCP(V)51752 isolierter SiC-Gate-Treiber von Onsemi ist für das schnelle Schalten von Leistungs-MOSFETs und SiC-MOSFETs ausgelegt und bietet Source- und Sink-Ströme von 4,5 bzw. 9 A. Die Bausteine verfügen über einen negativen Bias-Rail-Mechanismus, der es erübrigt, dass das System dem Treiber eine negative Vorspannungsschiene bereitstellt. Dies spart Entwicklungsaufwand und Systemkosten ein.
Fazit
Verbesserte Leitfähigkeit, geringe Schaltverluste, hohe Betriebsfrequenzen und hohe Spannungsfestigkeit machen SiC-MOSFETs interessant für Entwickler von Leistungselektronik wie Batterieschnellladegeräten und Servoantrieben. Der Aufbau der Gate-Treiberschaltung entscheidet dabei über die korrekte Funktion des SiC-MOSFET, optimiert Verluste und schützt vor Schäden durch PTO-Ereignisse. Die sorgfältige Auswahl des Bauteils und Gate-Treibers ist daher für die Leistungsfähigkeit der Endanwendung von entscheidender Bedeutung. (neu)
Autor
Bob Card, Marketing Manager, Onsemi